Как поставщик в области синхронного проектирования, я воочию стал свидетелем растущей важности снижения рассеиваемой мощности в этой области. В современной электронике энергопотребление является важнейшим фактором, влияющим не только на эксплуатационные расходы, но также на срок службы и надежность устройств. В синхронной конструкции, где несколько компонентов работают в гармонии с общим тактовым сигналом, управление рассеиванием мощности становится еще более важным. В этом блоге я поделюсь некоторыми эффективными методами уменьшения рассеиваемой мощности в синхронных конструкциях.
1. Часы стробирования
Тактовое стробирование — один из наиболее широко используемых методов снижения мощности в синхронных конструкциях. В синхронной системе тактовый сигнал постоянно переключается, управляя всеми триггерами и последовательными элементами. Однако не всем этим элементам необходимо менять свое состояние в каждом такте. Синхронизация позволяет нам отключить тактовый сигнал для тех частей схемы, которые в данный момент не используются.
Например, в микропроцессоре различные функциональные блоки, такие как арифметико-логический блок (АЛУ), кэш-память и блок управления, могут не быть активными постоянно. Реализуя стробирование тактового сигнала, мы можем предотвратить попадание тактового сигнала в эти простаивающие блоки, тем самым снижая динамическое энергопотребление. Динамическая мощность пропорциональна квадрату напряжения, переключающей емкости и частоты переключения. Когда тактовый сигнал закрыт, частота переключения неактивных компонентов становится равной нулю, как и их динамическое энергопотребление.
Для реализации стробирования часов мы обычно используем ячейку стробирования часов. Эта ячейка имеет вход разрешения, который контролирует, передается ли тактовый сигнал в схему назначения или нет. Когда разрешающий сигнал имеет высокий уровень, тактовый сигнал разрешен; когда он низкий, часы блокируются. Многие современные инструменты проектирования интегральных схем обеспечивают встроенную поддержку синтеза тактового стробирования, что позволяет относительно легко включить этот метод в проект. Для получения дополнительной информации о материалах синхронного проектирования, которые можно использовать в сочетании с тактовыми схемами, вы можете посетитьДекоративная бумага синхронного дизайна.
2. Масштабирование напряжения
Еще одним эффективным методом снижения рассеиваемой мощности является масштабирование напряжения. Динамическое энергопотребление цепи определяется формулой (P = CV^{2}f), где (C) — переключающая емкость, (V) — напряжение питания, а (f) — частота переключения. Как видно из формулы, потребляемая мощность пропорциональна квадрату напряжения питания. Следовательно, снижение напряжения питания позволяет существенно снизить энергопотребление схемы.
Однако масштабирование напряжения не лишено проблем. При уменьшении напряжения питания пороговое напряжение транзисторов становится более значимым фактором. Транзисторы могут переключаться не так быстро, и задержка распространения сигнала в цепи может увеличиться. Чтобы решить эту проблему, мы можем использовать динамическое масштабирование напряжения (DVS). В ДВС напряжение питания регулируется динамически в зависимости от загруженности схемы. Когда схема выполняет высокопроизводительную задачу, для обеспечения быстрой работы подается более высокое напряжение. Когда рабочая нагрузка низкая, напряжение снижается для экономии энергии.
Например, в мобильном устройстве процессор может работать под высоким напряжением при запуске игры с интенсивным использованием графики. Но когда устройство находится в режиме ожидания, напряжение можно снизить до очень низкого уровня, сведя энергопотребление к минимуму. Для реализации DVS требуется блок управления питанием (PMU), который может оперативно регулировать напряжение питания. Также требуется точный мониторинг рабочей нагрузки для определения соответствующего уровня напряжения. Некоторые соответствующие материалы для синхронных конструкций, подходящие для низковольтных приложений, можно найти на сайтеСинхронная дизайнерская декоративная бумага.
3. Оптимизация логики
Оптимизация логики — это фундаментальный метод снижения рассеиваемой мощности в синхронных конструкциях. Упрощая логические схемы, мы можем уменьшить количество транзисторов и коммутационную активность, что, в свою очередь, снижает энергопотребление.
Одним из распространенных подходов к оптимизации логики является использование булевой алгебры для упрощения логических выражений. Например, мы можем использовать карты Карно или алгоритмы Куайна-Маккласки, чтобы найти минимальные выражения суммы произведений или произведения сумм для заданной логической функции. Минимизируя количество логических вентилей, мы уменьшаем емкость и коммутационную активность в схеме.
Другим аспектом оптимизации логики является использование стилей логики с низким энергопотреблением. Например, комплементарная логика металл-оксид-полупроводник (КМОП) широко используется в современных интегральных схемах, поскольку она имеет низкое статическое энергопотребление. В КМОП-логике транзисторы расположены таким образом, что не существует прямого пути от источника питания к земле, когда схема находится в стабильном состоянии.
Кроме того, мы также можем использовать конвейерную обработку для оптимизации логики. Конвейерная обработка делит длинный комбинационный путь на несколько более коротких этапов, каждый из которых имеет регистр между ними. Это уменьшает задержку распространения схемы и позволяет схеме работать на более высокой тактовой частоте с меньшим энергопотреблением.
4. Планирование этажа с учетом энергопотребления
Планирование помещения с учетом энергопотребления — важный метод, который может оказать существенное влияние на рассеиваемую мощность в синхронных проектах. Планирование этажа — это процесс расположения различных функциональных блоков схемы на топологии микросхемы. Тщательно учитывая требования к питанию каждого блока, мы можем оптимизировать распределение мощности и снизить общее энергопотребление.
Например, мы можем сгруппировать блоки высокой мощности вместе и разместить их рядом с контактами источника питания. Это уменьшает длину линий электропередачи и связанные с ней резистивные потери. Мы также можем разделить блоки высокой и низкой мощности, чтобы предотвратить помехи между ними.
Кроме того, при планировании этажа с учетом энергопотребления можно также учитывать тепловые характеристики цепи. Блоки высокой мощности выделяют больше тепла, и при неправильном их размещении может повыситься локальная температура на кристалле, что может еще больше повысить энергопотребление и снизить надежность схемы. Распределив блоки высокой мощности и обеспечив достаточные пути отвода тепла, мы можем поддерживать более равномерное распределение температуры на кристалле.
5. Снижение мощности утечки
Помимо динамической мощности, существенным источником рассеивания мощности в современных интегральных схемах, особенно в глубоко-субмикронных технологиях, является также мощность утечки. Утечка мощности вызвана током, который протекает через транзисторы, даже когда они находятся в выключенном состоянии. Существует несколько методов снижения мощности утечки.
Одним из методов является использование многопороговой КМОП (MTCMOS). В MTCMOS в схеме использованы транзисторы с разными пороговыми напряжениями. Высокопороговые транзисторы имеют меньший ток утечки, но более высокую задержку переключения, тогда как низкопороговые транзисторы имеют более высокую скорость переключения, но более высокий ток утечки. Используя высокопороговые транзисторы в холостых частях схемы и низкопороговые транзисторы в активных частях, мы можем снизить общую мощность утечки, не жертвуя при этом слишком большой производительностью.
Другой метод — силовое стробирование. Подобно тактовому стробированию, стробирование мощности отключает подачу питания к незадействованным частям схемы. Когда блок не используется, переключатель питания (обычно высокопороговый транзистор) выключается, отключая питание этого блока. Это полностью исключает ток утечки в блоке холостого хода. Однако у стробирования мощности также есть некоторые недостатки, такие как необходимость времени зарядки и зарядки при включении и выключении блока, что может привести к некоторой задержке в схеме.
Заключение
Снижение рассеиваемой мощности в синхронных конструкциях — многогранная задача, требующая использования комбинации методов. Стробирование тактового сигнала, масштабирование напряжения, оптимизация логики, планирование этажей с учетом энергопотребления и снижение мощности утечки — все это эффективные методы, которые можно использовать для достижения значительной экономии энергии. Как поставщик синхронных систем, мы стремимся предоставлять высококачественные продукты и решения, включающие в себя эти методы снижения энергопотребления.
Если вы хотите узнать больше о наших продуктах для синхронного проектирования или у вас есть какие-либо вопросы относительно снижения рассеиваемой мощности в ваших проектах, мы рекомендуем вам связаться с нами для обсуждения закупок. Мы надеемся на сотрудничество с вами для создания более энергоэффективных и надежных синхронных проектных решений.
Ссылки
- Весте, Нил Х.Э. и Дэвид Харрис. Проектирование СБИС КМОП: взгляд на схемы и системы. Эддисон – Уэсли, 2010.
- Рабай, Ян М., Ананта Чандракасан и Боривое Николич. Цифровые интегральные схемы: перспектива проектирования. Пирсон, 2016.
- Чандракасан, Ананта П. и Масуд Педрам. Маломощная конструкция CMOS VLSI. Академическое издательство Клувер, 2000.